第3章 ADuC7000シリーズの概要

── 高精度A-D/D-Aコンバータ+マイクロコントローラ

松添信宏

ここでは，米国Analog Devices社のマイクロコントローラ「MicroConverter」のうち，本誌の付属基板に実装されている「ADuC7000シリーズ」について解説する．ADuC7000シリーズは，ARM7TDMIコアのほか，メモリ，A-D/D-Aコンバータ，PWM出力，プログラマブル・ロジック・アレイ（PLA）などを搭載している．それぞれの機能ブロックの特徴や使いかたを説明する．（編集部）

ARMコアは，システムLSI用途においてもっとも代表的な32ビットRISCプロセッサ・コアです．フラッシュ・メモリやRAMを集積した汎用の1チップ・マイコンのコアとして使われ始めたのは，ここ最近のことです．

本誌の付属基板に搭載されるマイコンは，ARMコアのほか，クロック発振器やリセット回路などのCPU周辺回路，およびアナログI/Oを集積しています．また，小実装面積・低価格が求められるアプリケーションに対応できるように，ローエンド・モデルも用意されています（**写真1**）．例えばADuC7022BCPZ32の場合，外形寸法が6mm×6mmの40ピン・パッケージで，1000個購入時の単価は3.98ドル）．これにより1チップ・マイコンとしてのARMアーキテクチャがより身近になることを，筆者らは期待しています．

1. ADuC7000シリーズとは

米国Analog Devices社の「MicroConverter」は，高精度のA-Dコンバータ，D-Aコンバータにマイクロコントローラを集積するというコンセプトで開発されました．ADuC7000シリーズは，32ビットRISCプロセッサ・コア「ARM7TDMI」を搭載した第3世代の製品です．そして，8ビット・マイクロコントローラ8052コアをベースにしたADuC800シリーズに追加された新ファミリです．ARM7TDMIコアの採用により，既存の8ビット・コアに加えて，32ビット・コアの選択が可能となりました（**図1**）．ADuC7000シリーズでは新たに





写真1　MicroConverterシリーズの外観
40ピンのADuC7020（写真左）と80ピンのADuC7026（写真右）．



▶ 図1
MicroConverterシリーズの概要
1命令12サイクル動作の8051コアを用いたADuC81x/82x/83xシリーズ（第1世代），1命令1サイクル動作の8051コアを用いたADuC84xシリーズ（第2世代），ARM7TDMIコアを用いたADuC7000シリーズ（第3世代）がある．




図2　ADuC7026のブロック図
アナログ周辺回路の性能に重点が置かれている．A-Dコンバータは12ビットの絶対精度を－40℃～＋125℃の温度範囲で得ることができる．

クロック発振器やコンパレータ，プログラマブル・ロジック・アレイなどが追加され，周辺回路が強化されています．

● ADuC7000シリーズの特徴

ADuC7000シリーズはアナログ・センサなどを使用するアプリケーションに向けた製品で，アナログ信号の監視やシステム制御に必要な周辺回路を集積しています．内蔵するおもな機能ブロックは以下のとおりです．

- 12ビットA-Dコンバータ
  (1Mサンプル/s，最大16チャネル)
- 12ビットD-Aコンバータ(4チャネル)
- コンパレータ
- 2.5Vバンドギャップ基準電圧源
- 32kHz発振器＋PLL(phase-locked loop)
- プログラマブル・ロジック・アレイ(PLA)
- 3相PWM発生器
- リセット回路
- 62Kバイトのフラッシュ・メモリ
- 8KバイトのSRAM

なかでもアナログ周辺回路の性能に重点がおかれており，A-Dコンバータは12ビットの絶対精度を－40℃～＋125℃の温度範囲で得ることができます．また，基準電圧源を内蔵しているため，外付け部品を減らせます．




図3　ADuC7000シリーズの外付け回路
ADuC7000シリーズは，3.3V電源を供給し，4個のコンデンサを外付けするだけで動作する．

ディジタル回路，CPUコア用の電源は2.6Vですが，この電源はオンチップのレギュレータが供給するため，デバイスの動作電圧範囲は2.7V～3.6Vの単一電源です．なお，フラッシュ・メモリ書き換え用の電源も2.7V～3.6Vに対応します．

動作温度範囲は－40℃～＋125℃，パッケージは40ピン，64ピン，80ピンが用意されています．図2にADuC7026のブロック図を示します．4個のコンデンサを外付けするだけで動作するように設計されています(図3)．表1と

表1　ADuC7000シリーズの概要

型　名	A-Dコンバータのチャネル数注	D-Aコンバータのチャネル数	汎用I/Oポート数	PWM	パッケージ
ADuC7020	5	4	14	単相	40ピンLFCSP，6mm×6mm
ADuC7021	8	2	13		
ADuC7022	10	0	13		
ADuC7024	10	2	30	3相	64ピン LFCSP，9mm×9mm
ADuC7025	12	0	30		64ピン LQFP，12mm×12mm
ADuC7026	12	4	40		80ピン LQFP，14mm×14mm
ADuC7027	16	0	40		

注：D-Aコンバータ出力端子はA-Dコンバータ入力端子として利用可能.

表2　ADuC7000シリーズのおもな仕様

ブロック名	パラメータ	仕　様
CPU	コア	ARM7TDMI
	最大動作周波数	44MHz（外部クロック使用時） 41.78MHz（内蔵発振器または外部水晶振動子使用時）
メモリ	フラッシュ・メモリ	62Kバイト プログラム回数10,000回，データ保持20年
	オンチップSRAM	8Kバイト
	外部メモリ	最大512Kバイト（128Kバイト×4バンク）
クロック	オンチップ発振器	32.768kHz ±3%
	PLL	オンチップ32.768kHz発振器または外部32.768kHz水晶振動子に同期
	外部クロック入力	0.05MHz～44MHz
	クロック分周設定	3ビット，設定数8，内蔵発振器を使用したときの設定例： 41.78MHz/20.89MHz/10.44MHz/5.22MHz 2.61MHz/1.31MHz/653kHz/326kHz
ディジタル周辺回路	プログラマブル・ロジック・アレイ	フリップフロップ付き16エレメント（8エレメント×2ブロック）
	シリアル・ポート	UART（1回路），I^2C（2回路），SPI（1回路）
	汎用ディジタル・ポート	最大40本，I/Oは5Vトレラント
	タイマ	ウォッチドック・タイマ（1本），32ビット・タイマ（2本）， 16ビット・タイマ（1本）
	PWM発生器	3相出力
A-Dコンバータ	逐次比較型12ビット分解能，最大16チャネル，1回路	
	精度	12ビット，積分非直線性誤差±0.6LSB
	変換速度	1Mサンプル/s（変換時間1μs，サンプル＆ホールド含む）
	ダイナミック特性	*SN*比69dB，全高調波ひずみ－78dB
D-Aコンバータ	12ビット分解能，4回路	
	精度	直線性精度±2LSB，単調増加性保証
	セトリング時間	10μs
アナログ周辺回路	オンチップ基準電圧源	2.5V，精度±5mV，温度係数±40ppm/℃
	コンパレータ	1回路，応答時間1μs，入力オフセット±15mV
	リセット回路	あり
	電源電圧モニタ回路	割り込み発生トリップ・ポイント2.79Vまたは3.07V
	温度センサ	温度係数 －1.3mV/℃，出力電圧780mV（25℃時），精度±3℃
電源電圧	2.7V～3.6V 単一電源動作	
消費電流	11mA（5MHz動作時），40mA（41.78MHz動作時）	
動作温度	－40℃～+125℃，工業用温度範囲に対応	

表2にADuC7000シリーズの仕様の概要を示します.

● CPUコアとしてARM7TDMIを搭載

ADuC7000シリーズが搭載するARM7コアは，RISCアーキテクチャによる1命令/1クロック実行が可能です．また，多くのRISCプロセッサと同じように，ロード/ストア・アーキテクチャが採用され，パイプラインの数はフェッチ，デコード，実行の3段です．ARM7の派生バージョ

Column

ADuC7026の日本語情報について

ADuC7026にはユーザ・ガイドやハードウェア・リファレンス・マニュアルが用意されていません．すべてデータシートでカバーします．データシートは，本稿執筆時点では英語版しかありませんが，近日中に日本語版が用意される予定です．以下のページからダウンロードできます．

http://www.analog.com/jp/ADuC7026/

なお，本誌付属のCD-ROMには，Analog Devices社が提供するADuC7000シリーズ向けの情報が収録されています．データシート以外に，ソフトウェア開発ツールやサンプル・コードなども用意されています．

ンであるARM7TDMIは四つの追加機能を持ち，Tは16ビット命令長のThumb命令セットを，Dはオンチップ・デバッグ・サポートを，Mは32ビット×32ビット乗算命令，64ビット乗算結果を，IはEmbeddedICEハードウェアを意味します．

ARM7TDMIコアは32ビット長の命令セットのほかに16ビット命令長に圧縮されたThumb命令セットをサポートしています．Thumb命令セットはARM命令パイプラインで自動的に伸張され，プロセッサ内ではARM命令として実行されます．Thumb命令のメリットは，高いコード密度が得られることですが，その反面，アプリケーション処理当たりの命令数が増える傾向にあるため，ARM命令セットに対して速度の面で劣ります．

ADuC7000シリーズが搭載するフラッシュ・メモリは，16ビットのバス幅で設計されています．これに対して，オンチップの8KバイトのSRAMは32ビットのバス幅です．ここで，命令フェッチを1サイクルで完了させることを考えると，Thumbコードは16ビット幅であるフラッシュ・メモリ上から実行し，ARMコードは32ビット幅であるSRAMから実行することで，最大性能を発揮できます．

最適化を行う場合，Cコンパイラのオプションで最適化レベルを指定できますが，ユーザがソース・コード上において明示的に行うこともできます．

関数に対して，ARM命令でコンパイルするのかThumb命令でコンパイルするのか，さらに生成されたコードをROMに配置するのかRAMに配置するのかを指定することで，コード・サイズやコード実行速度の両面で有効な最適化を行えます．なお，例外処理はすべて自動的にARMモードに切り替わるため，時間に対してクリティカルな割り込み処理はSRAM上に配置すると良いでしょう．

● メモリ構成

ARM7は2^{32}バイトのリニアなメモリ空間を持ち，周辺機能はメモリ空間にマップされます．64Kバイトのフラッシュ・メモリはアドレス0x00080000～0x0008FFFFに，8KバイトのSRAMはアドレス0x00010000～0x00011FFFに割り当てられています．64Kバイトのフラッシュ・メモリのうち，上位2Kバイトはシステム・コード用に予約されており，工場出荷時にシステムのブート・コードが書き込まれます．これにはUART経由でオブジェクト・コードをダウンロードするブート・ローダも含まれます．



図4　メモリ・マップ
64Kバイトのフラッシュ・メモリはアドレス0x00080000～0x0008FFFFに，8KバイトのSRAMはアドレス0x00010000～0x00011FFFに割り当てられる．周辺回路はメモリ・マップド・レジスタ（MMR）を通してアクセスする．

図4にメモリ・マップを示します．外部メモリは四つのメモリ領域にマップされ，各領域で最大128Kバイト，合計512Kバイトの外部メモリをサポートします．オンチップの周辺回路はメモリ・マップド・レジスタ（MMR）を通してアクセスできます．そして，このMMRはアドレス0xFFFF0000～0xFFFFFFFFの領域にマップされます．

● AMBAバスとの接続

ARMプロセッサはAMBA（Advanced Microcontroller Bus Architecture）を持っています．AMBA仕様では三つのバスが定義されていますが，ADuC7000シリーズではAHB（Advanced High-performance Bus）とAPB（Advanced Peripheral bus）を使用しています．AHBへは1サイクル・アクセスが可能で，オンチップのSRAM，フラッシュ・メモリ，GPIO，PWMブロックが接続されます．APB

へは2サイクル・アクセスとなり，上記以外の周辺回路が接続されます．

2. 内蔵I/Oの特徴と使いかた

● 12ビットA-Dコンバータ

アナログ入力ブロックは最大16チャネルのアナログ・マルチプレクサとサンプル・ホールド回路，逐次比較型12ビットA-D変換器で構成されます．

アナログ・マルチプレクサはMMRのADCCP，ADCCNレジスタによりA-D変換チャネルの選択を行います．サンプル・ホールド回路はA-D変換中，入力信号を保持します．このサンプリング時間（アクイジション時間）とA-D変換クロックはA-D変換制御レジスタADCCONでプログラムされ，このレジスタはA-D変換モードや変換トリガ信号の選択も行います．

図5にA-Dコンバータの内部構成を示します．アクイジション・フェーズでは，スイッチSW_1とSW_2がAの位置にあります．この状態で，入力電圧はサンプリング・コンデンサC_Sにチャージされます．このアクイジション時間はADCクロックを基準とした2，4，6，8，16クロックから選択できます．サンプリング・コンデンサC_Sはアクイジション・フェーズで十分にチャージされていなければなりません．したがって，信号源の出力インピーダンスが1kΩ以上の場合は信号源をバッファします．

アクイジション・フェーズの後，SW_1とSW_2はBの位置へスイッチされ，変換フェーズへと移行します．A-D変換時間を変換開始信号から変換結果がADCDATレジスタに書き込まれるまでと定義すると，A-D変換時間は，

（アクイジション・クロック数
　＋ビット・トライアル書き込みクロック数）
　×デバイダ係数 /コア周波数

で求まります．ビット・トライアル書き込みクロック数は19に固定されています．デフォルト設定であるアクイジション・クロック数が8，デバイダ係数が2，コア動作周波数が41.78MHzの場合，トータルのA-D変換時間はおよそ1.3μsとなります．

A-Dコンバータの変換精度は12ビットです．オフセット誤差とゲイン誤差は工場出荷時に校正され，フラッシュ・メモリのシステム・エリアに保存されます．その校正値は，システム起動時にADCOFレジスタとADCGNレジスタへコピーされますが，ユーザ・コードでこれらの値を書き換えることもできます．

● 12ビットD-Aコンバータ（DAC）

12ビットD-Aコンバータは，抵抗ストリング型のD-A変換回路と出力バッファ・アンプから構成されています（**図6**）．このバッファはレール・ツー・レールの電圧出力範囲をもち，最大5kΩと100pFの負荷をドライブすることができます．バッファ・アンプの出力インピーダンスは2Ωです．

D-Aコンバータの出力電圧は以下の3通りから選ぶことができます．




図5　A-Dコンバータの内部構成
スイッチSW_1とSW_2がAの位置にあるときがアクイジション・フェーズ，スイッチSW_1とSW_2がBの位置にあるときが変換フェーズになる．




図6　12ビットD-Aコンバータの構成
抵抗ストリング型のD-A変換回路と出力バッファ・アンプで構成される．

- 0V ～ DACREF
- 0V ～ V_{REF}（内蔵2.5V リファレンス電圧）
- 0V ～ AV_{DD}

DACREF 電圧はAV_{DD} 電圧と同等かそれ以下である必要があります．

D-A コンバータのアップデート・タイミングは，コア・クロックかタイマ1に同期させることが可能です．タイマに同期させることにより，4チャネルのD-A コンバータを同時にアップデートすることができます．12 ビットのDAC データはDACxDAT レジスタに書き込みますが，この12 ビット・データはビット16～27 に書き込みます．DACxDAT レジスタとADCDAT レジスタのビット配置は同じになっています．

リスト1にA-D/D-A コンバータを活用するC コードの例を示します．

● プログラマブル・ロジック・アレイ

ADuC7000 シリーズは，プログラマブル・ロジック・アレイと呼ばれる16 エレメントからなる小規模なPLD を持ちます．

エレメントのマルチプレクサ（MUX）やLUT（look-up table）の設定はレジスタ・アクセスで，マイコンのソフトウェア上から設定します．

ADuC7000 シリーズが持つPLA だけでディジタル回路を組むにはエレメント数が足りません．使いかたとしては，GPIO とユーザ・ソフトウェアとの接続回路や，単純なソフトウェア処理をハードウェアで置き換えるような用途に向いてます．

PLA は二つのブロックで構成され，エレメントを介してそれぞれ相互に接続されています．各ブロックは8 エレメントを含み，合計16 エレメントが使用可能です．エレメントは入力セレクタとLUT，D フリップフロップで構成されます（**図7**）．

エレメントの出力はPLADOUT レジスタにつねに反映されるため，エレメントの出力をGPIO へ配線する必要はありません．ユーザ・プログラムからエレメントの出力をモニタできます．

PLA の用途はアイデアしだいですが，PLA の利用例として，例えばアンチチャタリング付きディジタル入力回路（**図8**）やA-D コンバータのトリガ回路におけるゲート（**図9**），8 ビット・シリアル入力-パラレル出力シフト・レジスタ（**図10**）などが考えられます．

● 汎用ディジタルGPIO

ADuC7026 には40 本の汎用ディジタルI/O（GPIO）が用

リスト1　A-D/D-A コンバータを活用するC コードの例

```
#include<ioaduc7026.h>   // レジスタ定義ファイル
int main(void) {
ADCCON = 0x20;             // ADCをパワーOnする
REFCON = 0x01;      // オンチップ2.5V基準電源を有効にする
DAC0CON = 0x12;            // D-Aコンバータ0の出力レンジを
                              AGND～VREF (2.5V) に設定する
ADCCP = 0x00;              // ADCマルチプレクサの
                              チャネル選択をADC0へ設定する
while (1) {                // 以下，無限ループ
      ADCCON = 0xA3;       // 変換開始，ソフトウェア・トリガ
                              の1回変換，変換モードは
                              シングルエンド・モード
      while (!ADCSTA){}    // 変換終了待ち，変換終了後ビット
                              がセット，レジスタを読むことで
                              ビットは自動でクリア
      DAC0DAT = ADCDAT;    // A-D変換結果をDAC0へ渡す
                           // 結果，ADC0 (77番ピン) の電圧
                              がDAC0 (10番ピン) へ出力される
```





図7　プログラマブル・ロジック・アレイの構成
二つのブロックで構成され，エレメントを介してそれぞれが相互に接続されている．各ブロックは8エレメントを含み，合計16エレメントが使用可能．エレメントは入力セレクタとLUT，D フリップフロップで構成される．

3

図8
アンチチャタリング付きディジタル入力回路
P1.0はディジタル入力端子として設定されている．P1.0に入力された信号は，Timer 1に同期した4ビットのシフト・レジスタを通過し，各Dフリップフロップの出力がすべて'1'のとき，つまり4回連続で'1'が入力されたときにPLAIRQ0割り込みが発生する．PLAの設定コードを（b）のリストに示す．この例では，10ms周期で入力データが取り込まれる．



（a）回路

```
#include <ADuC7026.h>

void main(void){

    // GPIOの設定
    GP1CON = 0x00000003; // P1.0をPLA入力に設定(省略可)
    GP2CON = 0x00000030; // P2.1をPLA出力に設定
    GP4DAT = 0x04000000; // P4.2を出力に設定

    // PLA Elementの設定
    PLAELM0 = 0x0034;
    PLAELM1 = 0x0058;
    PLAELM2 = 0x0014;
    PLAELM3 = 0x0258;
    PLAELM4 = 0x0051;
    PLAELM5 = 0x02D1;
    PLAELM6 = 0x0551;

    // PLA クロック・ソースの設定
    PLACLK = 0x0005;    // D-FFのクロックにTimer 1を選択

    // Timer 1の設定
    T1LD = 26113;
      // Timer 1を100Hzに設定, 41780000/16/100 = 26113
    T1CON = 0x0C4;
   // Timer1開始, count down, core-clock, prescale=16

    while(1){

      if(PLADOUT & 0x40) GP4SET = 0x040000;
                 // Element 6の出力が'1'ならP4.2をセット
      else GP4CLR = 0x040000;
                 // Element 6の出力が'0'ならP4.2をクリア

    }
 }
```

（b）ソース・コード




図9　A-Dコンバータのトリガ回路におけるゲート
DAC0の電圧とCOMP0のアナログ信号をコンパレータで比較し，コンパレータの出力をPLAのElement 7（ELM7）を介してA-D変換開始トリガ信号にしている．ソフトウェアとハードウェアのイネーブル機能が組み込まれており，PLADINレジスタのビット6が'1'かつP1.6が'0'のときのみA-D変換開始トリガがセットされる．

意されています．すべてのI/Oは5Vトレラントです．

GPIOは複数の機能を持ち，GPxCONレジスタでその機能を選択します．なお，これらのGPIOはシリアル通信などの機能に設定しても，ディジタル入力やPLA入力として引き続き使うことができます．GPIOとPLAの同時使用やシリアル通信とPLAの同時使用も可能です．


● 割り込み

割り込みは内部と外部を合わせて23要因あります．これらは割り込み制御レジスタで，個別にマスクすることができます（**表3**）．

ARM7TDMIコアはすべての割り込み要求をIRQ割り込みか，FIQ割り込みの二つのタイプでのみ識別します．IRQはプロセッサのIRQモードへエントリするための例外信号で，通常は汎用の割り込み処理を行います．FIQはプロセッサのFIQモードへエントリするための例外信号で，割り込み制御レジスタの構成はIRQと同一ですが，IRQより優先度が高く，割り込み遅延が小さくなってます．

● フラッシュ・メモリへのプログラム書き込み

フラッシュ・メモリの書き換えは3V単電源で行えるた



（a）回路

```
#include <ADuC7026.h>

void main(void){

    // GPIOの設定
    GP1CON = 0x03000003
                        // P1.5, P1.6をPLA入力に設定（省略可）
    GP3CON = 0x00000003; // P3.0をPLA入力に設定（省略可）
    GP4CON = 0x33333333;          // P4.xをPLA出力に設定

    // PLA Elementの設定
    PLAELM5 = 0x02B5;
    PLAELM7 = 0x0115;
    PLAELM8 = 0x0070;
    PLAELM9 = 0x0058;
    PLAELM10 = 0x0214;
    PLAELM11 = 0x0258;
    PLAELM12 = 0x0094;
    PLAELM13 = 0x0458;
    PLAELM14 = 0x0114;
    PLAELM15 = 0x0658;

    // PLA クロック・ソースの設定
    PLACLK = 0x00; // PLA D-FFのクロック入力をP0.5に設定

    while(1){}

}
```

（b）ソース・コード

図10　8ビット・シリアル入力-パラレル出力シフト・レジスタ

本使用例は74シリーズICの74164相当の回路をPLAで再現している，PLAの設定コードを(b)のリストに示す．GPIO経由のPLAへの信号入力はGPIOのモードに関係なくつねに有効．GPIOをPLAIモードに設定する必要はない．ただしPLA出力の場合は別である．

表3　割り込み要因

内部，外部合わせて23要因ある．これらは割り込み制御レジスタで，個別にマスクすることができる．

ビット	割り込み要因
23	PWMトリップ（IRQのみ）/PWMシンク（FIQのみ）
22	外部割込み3
21	外部割込み2
20	PLA割り込み1
19	PLA割り込み0
18	外部割込み1
17	電源電圧モニタ
16	コンパレータ
15	外部割込み0
14	UART
13	SPIマスタ
12	SPIスレーブ
11	I^2C_1マスタ
10	I^2C_0マスタ
9	I^2C_0 スレーブ
8	PLL Lock
7	A-Dコンバータのチャネル
6	フラッシュ・メモリ制御
5	タイマ3（ウォッチドッグ・タイマ）
4	タイマ2（ウェイクアップ・タイマ）
3	タイマ1
2	タイマ0
1	ソフトウェア割り込み
0	全割り込み

め，デバイスをボードへ実装した状態でプログラムの書き換えが可能です．

フラッシュ・メモリへのダウンロード方法は，JTAGまたはデバイスに組み込まれているブート・ローダを使います（**図11**）．ブート・ローダは，工場出荷時にフラッシュ・メモリの上位アドレスに書き込まれます．このブート・ローダはプロテクトされており，ユーザによる消去はできません．ブート・ローダが対応するファイル形式はIntel-HEX形式です．本誌付属基板のADuC7026には，UARTブート・ローダが組み込まれてます．このブート・ローダの通信プロトコルは公開されています(2)．

● デバッグ

ARM7TDMIコアはEmbeddedICEモジュールと呼ばれるオンチップ・セルを搭載し，ウォッチ・ポイントを2個




図11　ソフトウェアのダウンロード
UARTまたはJTAGポート経由でソフトウェアをフラッシュ・メモリに書き込むことができる．UARTブート・ローダは，工場出荷時にあらかじめ書き込まれており，消去できない．




図12　ソフトウェアのデバッグ
ソフトウェアのデバッグには，UARTまたはJTAGポートを利用する．UARTを利用する場合は，フラッシュ・メモリにあらかじめROMモニタを書き込んでおく必要がある．ROMモニタのコード・サイズは約4.4Kバイト．

設定することができます．CPUの最大周波数でのデバッグが可能です．

デバッグ・ホストとはプロトコル・コンバータを介して接続します．このプロトコル・コンバータは，JTAGエミュレータとしてサード・パーティから提供されるほか，QuickStart Plus開発システムにも付属します(**図12**)．

参考・引用*文献

(1) Precision Analog Microcontroller 12-bitAnalog I/O, ARM7TDMIR MCU ADuC7019/20/21/22/24/25/26/27, rev.0, Analog Devices, 2005.
(2) Aude Richard；ADuC702x Serial Download Protocol, AN-724 Application Note, Analog Devices, 2005.
(3) Steve Furber, アーム監訳；改訂ARMプロセッサ, CQ出版社.
(4) 2006/2007最新ロジック・デバイス規格表, CQ出版社.

まつぞえ・のぶひろ
アナログ・デバイセズ(株)

<筆者プロフィール>
1996年よりVLSIテクノロジーでARM組み込みLSIの販売に携わる．2002年，現職で再びARMと再会し，製品サポートを始める．そのCPUコアは偶然にも10年前と同じARM7であった．

Column

40ピン・パッケージでPWMを使うには

40ピン・パッケージを採用するADuC7020/21/22はシングルのPWMを内蔵します．しかし，ピン配置図を見るとPWM出力ピン(P3.0)が存在しないことがわかります．

PWMを使うには，PWM出力信号をPLAを介してGPIOへ引き出す必要があります．以下はその設定例です．

リストA　PWM出力をGPIOに引き出す

```
PWMCON  = 0x01;        // PWMをEnable
PWMDAT0 = 0x01A1;    // PWM周波数を設定
15kHz

GP4CON = 0x300;
                // P4.2をElement10の出力に設定
GP3CON = 0x1;
              // チップ内部のP3.0をPWM0Hに設定

PLAELM8  = 0x0035;
                 // P3.0をElement8のMUXに接続
PLAELM10 = 0x0059;
     // Element8の出力をElement10のMUXに接続
                // Element10の出力をP4.2へ接続
```